摘要:函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。随着我国经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，信号发生器己成为测试仪器中至关重要的一类。
本文在探讨函数信号发生器几种实现方式的基础上，采用直接数字频率合成（DDS）技术实现函数信号发生器。在对直接数字频率合成（DDS）技术充分了解后，本文选择以Altera公司生产的FPGA芯片为核心，以硬件描述语言Verilog HDL为开发语言，设计实现了可以产生任意波形（以正弦波为例）和固定波形的（以方波和锯齿波为例）的函数信号发生器。文中详细阐述了直接数字频率合成（DDS）、波形产生以及调幅模块的设计，并给出了相应的仿真结果。
本文最后给出了整个系统的仿真结果，即正弦波、方波、锯齿波的波形输出。实验表明，用现场可编程门阵列（FPGA）设计实现的采用直接数字频率合成（DDS）技术的函数信号发生器，克服了传统方法的局限，实现了信号发生器多波形输出以及方便调频、调幅的功能。
关键词 函数信号发生器；直接数字频率合成；现场可编程门阵列；Verilog HDL
目录
摘要
Abstract
1绪论-1
1.1背景及意义-1
1.2波形发生器研究现状-1
1.2.1波形发生器的发展状况-1
1.2.2国外波形发生器产品介绍-2
1.3本设计的主要工作-2
2系统基本原理-4
2.1函数信号发生器的几种实现方式-4
2.1.1程序控制输出方式-4
2.1.2 DMA输出方式-4
2.1.3可变时钟计数器寻址方式-4
2.1.4直接数字频率合成方式-4
2.2频率合成器简介-5
2.2.1频率合成技术概述-5
2.2.2频率合成器主要指标-6
2.3 DDS原理-6
2.3.1相位累加器-7
2.3.2波形ROM-8
2.3.3 DDS频率合成器优缺点-8
2.4现场可编程门阵列(FPGA)-9
2.4.1 FPGA简介-9
2.4.2 FPGA特点-9
2.4.3 FPGA工作状态-10
2.4.4 FPGA的编程技术-10
2.4.5 FPGA器件配置方式-11
2.4.6使用FPGA器件进行开发的优点-11
2.5 Verilog HDL语言简介-11
3系统软件设计-13
3.1编程软件的介绍-13
3.1.1 Quartus II简介-13
3.1.2 Quartus II设计流程-13
3.2 Quartus II系统工程设计-14
3.2.1创建工程-14
3.2.2新建Verilog源文件-15
3.2.3工程编译-15
3.2.4生成模块电路-15
3.2.5新建Block Diagram/Schematic File并添加模块电路-16
3.2.6设计Vector Waveform File-16
3.3函数信号发生器的系统设计-17
3.3.1系统总体设计-18
3.3.2 FPGA系统设计流程-18
3.3.3 FPGA系统模块设计-19
4系统模块设计及仿真-21
4.1频率寄存器模块设计-21
4.2 DDS模块设计-22
4.2.1 32位加法器-22
4.2.2相位寄存器-23
4.3波形产生模块设计-24
4.3.1正弦波形ROM-24
4.3.2方波模块-26
4.3.3锯齿波模块-27
4.4调幅模块设计-28
5系统调试-30
5.1调试-30
5.2仿真结果-30
结论-32
致谢-33
参考文献-34
