基于Verilog HDL的HDB3编码与译码.docx

  • 需要金币1000 个金币
  • 资料包括:完整论文
  • 转换比率:金钱 X 10=金币数量, 即1元=10金币
  • 论文格式:Word格式(*.doc)
  • 更新时间:2018-09-17
  • 论文字数:11234
  • 当前位置论文阅览室 > 论文模板 > 论文综述 >
  • 课题来源:(无悔青春)提供原创文章

支付并下载

摘要:长期以来,语言、文字、图像一直是人们进行信息互换的基本方式。在数字技术的成长过程中,电视、电话、互联网作为三大主要信息网在数字通讯的平台上一体化的趋向愈加明显。一是有着越来越短的技术更新周期以及一日千里的发展速度的通信技术,二是不停增长的人们对于信息的数量和质量的高需求,这两种情况使得怎样实现更可靠、更有效、更安全地传递信息成为人们十分关注的内容。

数字通信有许多优异的性能,灵活的数字信号处理使得用于传输的数字系统中的数字信息既可以是来自不同数据终端的各种数字代码,也可以是经过数字化处理后的模拟信号,如脉冲编码PCM信号等。在编码过程中,不同的编码方式有不同用途和特点。比如说,AMI码由于自身无直流成分和具有极小的低频成分的特点使它在一般基带信道传输中占优势,但同时,它又极有可能出现长连零的现象,这种现象十分不利于接收端对定时信号的提取。HDB3码(三阶高密度双极性码)就是为了克服AMI码可能出现长连零现象的缺点而提出的,它具有编码规则简单,无直流,低频成份少,可打破长连“0”和对定时信号的恢复十分有利等优点。因此它也被 CCITT 协会推荐为常用的基带传输码型之一。

综合上述情况,本文提出了基于Verilog HDL硬件描述语言的 HDB3 编解码的实现方案。 本论文概括了 HDB3编解码的研究背景、发展现状,同时对Verilog HDL语言和HDB3编解码技术作了简要的说明。设计方面包括规划基于Verilog HDL硬件描述语言的 HDB3 编码设计的总体方案,合理利用各种软件资源,基于Verilog HDL硬件描述语言的 HDB3 编码的程序实现及波形仿真。其中 HDB3 码的编解码需要在Modelsim软件环境下建立一个工程,程序设计是在Modelsim软件(版本为Modelsim SE 10.1c)环境下进行的。 

 

关键词:Verilog HDL、HDB3码、编码、译码

 

目录

摘要

Abstract

第一章 绪论-4

1.1 选题背景与意义-4

1.2 发展现状-4

1.3 课题研究内容-5

第二章 Verilog HDL及HDB3码概述-6

2.1 Verilog HDL简介-6

2.2 HDB3码简介-6

2.3 HDB3编码及译码规则-7

第三章 总体设计-9

3.1 方案设计-9

3.2 原理框图-9

第四章 基于Verilog HDL的HDB3编码实现-11

4.1 HDB3编码的插V模块实现-11

4.2 HDB3编码的插B模块实现-14

4.3 HDB3编码的极性转换模块实现-17

第五章 基于Verilog HDL的HDB3译码实现-20

5.1 HDB3译码模块实现-20

第六章 总结-21

参考文献-22

致谢-23

附录-24